Edificio Micron

SEÚL — Los principales fabricantes mundiales de semiconductores han abierto una profunda brecha estratégica sobre el futuro de la arquitectura de memoria dinámica de acceso aleatorio (DRAM) por debajo de los 10 nanómetros. La pugna tecnológica podría redefinir el hardware de próxima generación para inteligencia artificial y la economía de las memorias para centros de datos.

Durante una presentación sobre su estrategia tecnológica, el fabricante estadounidense de memorias Micron Technology anunció oficialmente que detendrá la evolución comercial de las estructuras de celdas 4F² (cuatro veces el cuadrado de la característica) tras dos décadas de investigación. La compañía destinará el capital directamente a la DRAM 3D y a la ampliación de los nodos planos 6F². En contraste, los líderes surcoreanos Samsung Electronics y SK Hynix, junto con la china ChangXin Memory Technologies (CXMT), avanzan con estrategias paralelas y consideran las arquitecturas de transistores verticales 4F² un paso esencial antes de pasar a la fabricación a gran escala de estructuras de DRAM apiladas en 3D.

La divergencia arquitectónica: los límites del 4F² frente al impulso de la DRAM 3D

La división estratégica refleja un debate fundamental de ingeniería sobre cómo superar los límites físicos de escalado a medida que la DRAM plana convencional se acerca a tamaños de característica inferiores a 10 nanómetros.

Durante décadas, la industria mundial de las memorias ha recurrido a la reducción de las celdas 6F² para aumentar la densidad de bits. La arquitectura 4F² —que dispone los transistores en vertical para reducir entre un 33% y un 50% el área de la celda frente a las configuraciones convencionales— se ha considerado durante mucho tiempo el puente ideal para mantener el crecimiento de la densidad en estructuras planas. Sin embargo, Micron sostiene que reducir el paso de los condensadores en configuraciones 4F² introduce una complejidad de fabricación, unos costes de oblea y anomalías de diafonía —como la vulnerabilidad Rowhammer— demasiado elevados sin aportar mejoras de densidad suficientes:

  • Apuesta de Micron por la tecnología 3D y el 6F²: Micron prevé prolongar los nodos planos 6F² mediante los procesos 1-delta (1δ) y 1-épsilon (1ε), al tiempo que dirige capital hacia la DRAM 3D, con unión oblea sobre oblea y canales de celdas verticales.
  • Impulso de Samsung a los transistores de canal vertical: Samsung está perfeccionando los transistores de canal vertical (VCT) y los materiales de canal de óxido de indio, galio y zinc (IGZO), con el objetivo de comercializar estructuras 4F² en nodos inferiores a 10 nanómetros para maximizar la densidad de los chips antes de introducir la DRAM 3D.
  • Hoja de ruta dual VG-3D de SK Hynix: SK Hynix está desarrollando plataformas 4F² de puerta vertical (VG) como puente intermedio, alineando las mejoras de densidad arquitectónica con las próximas exigencias de la memoria de alto ancho de banda (HBM4E y HBM5).
  • Comercialización agresiva de CXMT: El fabricante chino CXMT anunció que prevé entregar sus primeros módulos RDIMM DDR5 para servidores con arquitectura 4F² antes de que termine el año, en un intento de obtener ventajas de densidad pese a no tener acceso a equipos avanzados de litografía ultravioleta extrema (EUV).

"La industria se encuentra en un momento crítico en el que la separación física entre los condensadores y la física térmica marcan los límites del escalado", señaló un analista sénior de procesos de semiconductores en Seúl. "Micron apuesta por que el 4F² plantea obstáculos prohibitivos en costes y rendimiento, mientras que Samsung y SK Hynix consideran que dominar el 4F² es una base tecnológica necesaria para fabricar DRAM 3D multicapa".

Implicaciones económicas para la HBM de próxima generación y la computación de IA

Las decisiones arquitectónicas que se tomen hoy influirán directamente en los costes de suministro de memoria, las métricas de densidad y la posición competitiva en el mercado de aceleradores de IA, en rápida expansión.

Los expertos del sector subrayan que, si Samsung y SK Hynix logran obtener altos rendimientos de fabricación con arquitecturas 4F² y estructuras de costes aceptables, podrían conseguir en torno a 2027 una ventaja temporal en densidad de bits y coste por oblea. Por el contrario, si las dificultades para alcanzar un rendimiento suficiente con el 4F² resultan graves, el enfoque exclusivo de Micron en acelerar el despliegue de la DRAM 3D permitiría a la empresa estadounidense adelantar a sus rivales surcoreanos en los módulos de memoria de alta densidad de próxima generación. Con unas previsiones que apuntan a que el suministro de memoria seguirá siendo limitado hasta finales de la década por la demanda de los centros de datos de IA, la velocidad de ejecución y la eficiencia del rendimiento de fabricación determinarán la cuota de mercado.

Directrices operativas para gestionar las hojas de ruta de procesos y la I+D de fabricación de semiconductores

Para afrontar las transiciones arquitectónicas, optimizar el gasto de capital entre nodos tecnológicos rivales y asegurar el liderazgo en la fabricación de memorias avanzadas, las divisiones de I+D y planificación de fabricación de semiconductores aplican cuatro directrices operativas principales:

En primer lugar, los grupos de trabajo tecnológicos evalúan en paralelo las distintas líneas de I+D y comparan continuamente las mejoras de densidad de bits, la densidad de defectos y los costes de oblea en las pruebas de prototipos de DRAM 4F² y 3D. En segundo lugar, los equipos de ingeniería de rendimiento emplean litografía computacional avanzada y procesos de deposición de capas atómicas (ALD) para garantizar la uniformidad de las puertas de transistores verticales y minimizar las fugas de los condensadores en diseños de celdas inferiores a 10 nanómetros. En tercer lugar, las unidades de compras estratégicas colaboran estrechamente con los proveedores de equipos para asegurar herramientas especializadas de unión oblea a oblea y de unión híbrida, esenciales para integrar la DRAM 3D. En cuarto lugar, los equipos de integración de producto alinean directamente las hojas de ruta arquitectónicas con los estándares de memoria de alto ancho de banda (HBM) y comprueban que las transiciones en la estructura de las celdas cumplen los estrictos requisitos térmicos, de velocidad y eficiencia energética de los principales fabricantes de chips de IA.

Un punto de inflexión para la industria mundial de las memorias

La división entre las estrategias de escalado 4F² y 3D constituye una de las divergencias arquitectónicas más importantes de la historia de la industria de las memorias semiconductoras.

Mientras Samsung, SK Hynix, Micron y CXMT preparan sus respectivas líneas de producción piloto para arquitecturas de memoria de próxima generación durante los próximos 18 a 24 meses, el mercado seguirá de cerca las primeras cifras de rendimiento y los costes por bit. El resultado de esta divergencia estructural establecerá la jerarquía tecnológica de la era de las memorias para IA durante la próxima década.